(19) Weltorganisation für geistiges Eigentum Internationales Büro





(43) Internationales Veröffentlichungsdatum 6. Mai 2005 (06.05.2005)

PCT

(10) Internationale Veröffentlichungsnummer WO 2005/041375 A2

(51) Internationale Patentklassifikation7:

H₀2H

(21) Internationales Aktenzeichen: PCT/EP2004/011925

(22) Internationales Anmeldedatum:

(22) Internationales reminededucan

21. Oktober 2004 (21.10.2004)

(25) Einreichungssprache:

Deutsch

(26) Veröffentlichungssprache:

Deutsch

(30) Angaben zur Priorität:

103 49 405.7 21. Oktober 2003 (21.10.2003) DE

(71) Anmelder (für alle Bestimmungsstaaten mit Ausnahme von US): AUSTRIAMICROSYSTEMS AG [AT/AT]; Schloss Premstätten, A-8141 Unterpremstätten (AT).


(72) Erfinder; und

(75) Erfinder/Anmelder (nur für US): FANKHAUSER, Bernd [AT/AT]; Mariagruenerstr. 4/5, A-8043 Graz (AT). MAYERHOFER, Michael [AT/AT]; Dr. Robert-Sieger-Str. 19, A-8010 Graz (AT).

- (74) Anwalt: EPPING HERMANN FISCHER PATENTAN-WALTSGESELLSCHAFT MBH; Ridlerstr. 55, 80339 München (DE).
- (81) Bestimmungsstaaten (soweit nicht anders angegeben, für jede verfügbare nationale Schutzrechtsart): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
- (84) Bestimmungsstaaten (soweit nicht anders angegeben, für jede verfügbare regionale Schutzrechtsart): ARIPO (BW,

[Fortsetzung auf der nächsten Seite]

- (54) Title: ACTIVE PROTECTION CIRCUIT ARRANGEMENT
- (54) Bezeichnung: AKTIVE SCHUTZSCHALTUNGSANORDNUNG



(57) Abstract: A circuit arrangement for the protection of integrated semiconductor circuits from electrical pulses or electrical overvoltages is disclosed, comprising an RC element of a first resistor (R1; R10) and a capacitor (C1; C10) in series, wired between two power supply lines (VDD, VSS), with a chain of inverters (I10 - I12), wired one after the other in series, connected on the input side to the connection point of the first resistance (R1; R10) and the capacitance (C1; C10) and with a protection transistor (ST), connected at the control input thereof to the output of the inverter chain and at the output side thereof to the two power supply lines (VDD, VSS).

0 2005/041375 42 |

WO 2005/041375 A2



GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), eurasisches (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), europäisches (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GO, GW, ML, MR, NE, SN, TD, TG).

Zur Erklärung der Zweibuchstaben-Codes und der anderen Abkürzungen wird auf die Erklärungen ("Guidance Notes on Codes and Abbreviations") am Anfang jeder regulären Ausgabe der PCT-Gazette verwiesen.

Veröffentlicht:

 ohne internationalen Recherchenbericht und erneut zu veröffentlichen nach Erhalt des Berichts

(57) Zusammenfassung: Es wird eine Schaltungsanordnung zum Schutz von integrierten Halbleiterschaltungen vor elektrischen Pulsen oder elektrischen Überspannungen vorgeschlagen mit einem RC-Element aus der Serienschaltung eines ersten Widerstands (R1; R10) und einer Kapazität (C1; C10), das zwischen zwei Versorgungspotentialleitungen (VDD, VSS) geschaltet ist, mit einer Kette aus hintereinander in Serie geschalteten Invertern (I10 - I12), die eingangsseitig mit dem Verbindungspunkt des ersten Widerstands (R1; R10) und der Kapazität (C1; C10) verbunden ist, und mit einem Schutztransistor (ST), der an seinem Steuereingang mit dem Ausgang der Inverterkette verbunden und ausgangsseitig mit den zwei Versorgungspotentialleitungen (VDD, VSS) verbunden ist